展會(huì)信息
打標(biāo)機(jī)采用存儲(chǔ)器+中斷的連接方式
設(shè)計(jì)中，F(xiàn)PGA與ARM采用存儲(chǔ)器+中斷的連接方式，將FPGA映射到ARM的存儲(chǔ)空間，ARM 與FGPA的通信如同ARM對(duì)存儲(chǔ)器寫(xiě)入、讀取數(shù)據(jù)。此外，F(xiàn)PGA可以通過(guò)外部中斷請(qǐng)求ARM處理某些事件。
地址譯碼模塊設(shè)計(jì)
根據(jù)ARM的總線時(shí)序在FPGA中設(shè)計(jì)相應(yīng)的接口程序是實(shí)現(xiàn)ARM 與FPGA綜合設(shè)計(jì)的關(guān)鍵。ARM的總線讀時(shí)序，當(dāng)ARM要從FPGA中讀取數(shù)據(jù)時(shí)，首先地址總線有效，經(jīng)過(guò)時(shí)間Tacs后，段選信號(hào)nGCS有效，此時(shí) FPGA進(jìn)行地址鎖存并譯碼產(chǎn)生相應(yīng)模塊的讀使能信號(hào)，經(jīng)過(guò)時(shí)間Tcos后，讀信號(hào)nOE為低電平，F(xiàn)PGA至少要在讀信號(hào) nOE為低電平期間將數(shù)據(jù)放到數(shù)據(jù)總線上，設(shè)計(jì)中采用一個(gè)地址只能作為ARM讀或者寫(xiě)數(shù)據(jù)地址，因此當(dāng)段選信號(hào)和地址信號(hào)都有效時(shí)FPGA就將數(shù)據(jù)放到總線上，也不會(huì)產(chǎn)生沖突。讀信號(hào)有效時(shí)間為T(mén)acc+Tacp，之后段選信號(hào)nGCS無(wú)效，此時(shí)釋放數(shù)據(jù)總線;等到ARN釋放地址總線，就完成了ARM讀取數(shù)據(jù)的操作。
